Translation look-aside buffer: verschil tussen versies

Cache is altijd SRAM (sneller dan main memory DRAM). Flash is langzamer als DRAM en ongeschikt als main memory cache.
(Cache is altijd SRAM (sneller dan main memory DRAM). Flash is langzamer als DRAM en ongeschikt als main memory cache.)
De '''Translation Look-aside Buffer''' is een cache in de [[Processor|CPU]] dat gedeeltes van de [[page table]] bevat die omgezet worden van virtuele naar fysieke adressen. De TLB heeft een vast aantal ingangen en wordt gebruikt om de snelheid te verhogen van de virtuele adres omzetting (dankzij zijn flashgeheugen[[SRAM]] geheugen).
 
Elke ingang in de TLB bestaat uit twee delen: een key (of tag) en een waarde. Als het associatieve geheugen een item krijgt, wordt dit vergeleken met alle keys tegelijk. Als het item wordt gevonden, wordt de bijhorende waarde teruggegeven. Zoeken naar items gaat hiermee snel, maar de hardware is duur (vandaar de kleine ruimte, en dus beperkt aantal items dat de TLB kan opslaan). Het aantal ingangen ligt meestal tussen de 64 en 1024 items.
Anonieme gebruiker