Reduced instruction set computer: verschil tussen versies
Verwijderde inhoud Toegevoegde inhoud
k →Zie ook: Terugbrengen bronsjabloonvarianten |
|||
Regel 51:
De bovengenoemde kenmerken zijn niet noodzakelijk uniek voor RISC-machines. Ze worden ook in CISC-machines toegepast om verbeteringen te krijgen. Een voorbeeld hiervan is zijn de [[Intel]] x86-processoren.
Beginnend met de [[Intel 80486|i486]] is Intel tot op heden bezig geweest om RISC-concepten te introduceren in haar [[x86-instructieset|x86]] processors. Zo zijn sommige veelgebruikte instructies (zoals MOV) bij de i486 in de hardware geïmplementeerd, en worden alleen de complexere opdrachten door microcode uitgevoerd. Vaak gebruiken [[compiler]]s voor x86-processoren deze complexe opdrachten helemaal niet, maar beperken ze zich tot de eenvoudige opdrachten die niet alleen sneller zijn omdat ze direct door de hardware uitgevoerd worden maar die zich ook beter lenen voor pipelining.
De x86 heeft al sinds de [[Intel 80286|i286]] een zekere mate van pipelining, en de i486 heeft inmiddels een 5-traps pipeline. Ook heeft de i486 een [[Cache (tijdelijk geheugen)|cache]]-geheugen van 8 kilobyte dat geïntegreerd is in de processor.
== Zie ook ==
| |||